EP103T

Ο πομπός EP103T LVDS υποστηρίζει τη μετάδοση μεταξύ του κεντρικού υπολογιστή και της επίπεδης οθόνης έως ανάλυση SXGA+. Ο πομπός μετατρέπει 25 bits (8 bits/χρώμα, 2 ψευδείς bits) δεδομένων Low Voltage TTL και 3 bits ελέγχου σε 4 ροές δεδομένων LVDS (Low Voltage Differential Signal). Με μέγιστο ρυθμό ρολογιού εισόδου 135MHz, η ταχύτητα κάθε διαφορικού ζεύγους δεδομένων LVDS είναι 945Mbps, παρέχοντας συνολική ροή δεδομένων 3.78Gbps. Ο πομπός μπορεί να ρυθμιστεί για να εισάγει την ανύψωση ή την πτώση του ρολογιού μέσω μιας εξωτερικής ακίδας. Υποστηρίζει ρυθμούς ρολογιού από 10MHz έως 135MHz για HVGA έως ανάλυση SXGA+ Έως 3.78Gbps εύρος ζώνης Ο PLL δεν απαιτεί εξωτερικά εξαρτήματα Απόρριψη τζιττερ κύκλου προς κύκλο Είσοδος ανθεκτική σε Low Voltage TTL από 3.3V έως 1.8V Επιλογή προγραμματιζόμενου σήματος δεδομένων και ελέγχου Υποστηρίζεται λειτουργία εξοικονόμησης ενέργειας